基于FPGA的高速串行接口[CN201210266161.6] - 哈尔滨工业大学

专利申请

2012-07-30
公布公告

2012-10-31
授权日期

2015-01-07
终止

2022-10-29

基于FPGA的高速串行接口

* 专利信息仅供参考，不具有法律效力。有效专利

注册号： CN201210266161.6 申请日期： 2012-07-30 专利主类别： H04L1/00 {{ classMap["H04L1/00"] }}

申请人名称：哈尔滨工业大学

查看申请人名下所有专利

申请人地址：黑龙江省哈尔滨市南岗区西大直街92号

专利分类项目

H04L1/00 : 检测或防止收到信息中的差错的装置

H04L29/10 : 以接口为特征的，例如数据链级和物理级之间的接口

专利注册信息

初审公告期号	2012-07-30	初审公告日期	2012-10-31
注册公告期号	2015-01-07	注册公告日期	2015-01-07
专用权期限	2012-10-31 - 2022-10-29	专利类型	发明公开
代理组织机构	哈尔滨市松花江专利商标事务所查看该机构代理的所有专利

专利介绍

基于FPGA的高速串行接口，属于通信领域，本发明为解决目前的FPGA与外界的接口不能满足日益发展的需求的问题。本发明包括收发器模块、收发器控制模块、RX_FIFO、TX_FIFO、分析模块、接收通道控制模块和发送通道控制模块，收发器模块由接收器和发送器组成，用于数据的串并转换；收发器控制模块：用于完成收发器模块的初始化和控制信号的生成、信号的编码与解码、FC底层协议的实现以及对RX_FIFO和TX_FIFO的读写控制；数据被分析模块：用于从RX_FIFO中读取数据，并对所述数据进行分析处理后通过接收通道控制模块发送给PFGA内部的模块；还用于将发送通道控制模块发送的有效数据写入TX_FIFO。

法律进度